MIDI-CONFÉRENCE ÉLECTRO #2

En ce deuxième Midi Électro, nous abordons les questions à se poser pour sélectionner un mécanisme approprié de changement de domaine d’horloge dans un FPGA. Il en existe d’excellentes références sur les modèles de conception (« Design Patterns ») ainsi que sur les problèmes potentiels et les causes de ceux-ci, qui sont souvent expliqués par une référence au résultat de la synthèse du code.

En tant que concepteur FPGA, et avec le niveau d’abstraction grandissant des environnements de travail, il est typiquement plus naturel de discuter des signaux en référant à leur fonctionnalité (leur nature, leur usage, leur impact système) plutôt qu’en analysant leur propagation dans les primitives FPGA et dans le résultat de synthèse. L’objectif est donc de présenter une gradation de méthodes de synchronisation de signaux et leurs contraintes d’usage exprimées en fonction de la nature des signaux et de leur usage dans le système réel

CONFÉRENCIER

Jean-Philippe Déry de Telops

CIBLE
Développeur logiciel, gestionnaire d'équipe, directeur de service ou dirigeant d'entreprise.

GRATUIT