Formation Introduction à la logique programmable et au langage VHDL

L'ISEQ en partenariat avec DB Lectro vous invite à une formation « Introduction à la logique programmable et au langage VHDL » qui se tiendra à l'Hôtel Normandin de Québec. Cette formation se tiendra sur 2 jours de l’ordre d’une journée par semaine consécutive, les mercredis 9 et 16 octobre 2024 de 8:30 à 16:00. Un dîner sera servi pendant ces 2 jours.

Pourquoi un langage de description comme le VHDL?

La forme de saisie d’un schéma électronique structurel que l’on utilise depuis si longtemps n’est en fait qu’un outil de description graphique. Aujourd’hui l’électronique numérique est de plus en plus présente et l’ampleur des circuits et fonctions numériques à réaliser nous impose l’utilisation d’un autre outil de description. Il est en effet plus aisé de décrire un compteur ou un additionneur en utilisant le VHDL plutôt qu’en schéma et également plus rapide d’en faire une modification.

Cette formation s’adresse à toutes personnes qui n’ont jamais ou peu touché à ce type de langage ainsi qu’à la logique programmable. Veuillez prendre note que cette formation se tiendra en français.

Pour les exercices le logiciel utilisé sera celui de Gowin Semiconductor ainsi que le kit d’évaluation (EVM) et le câble JTAG de programmation qui vous serons donné. Les instructions pour télécharger le logiciel et faire la réquisition de la licence qui est gratuite vous seront envoyées par courriel à la suite de votre inscription en ligne.

Les exemples de simulation du code VHDL seront faits avec le logiciel Active-HDL de ALDEC incluant une courte introduction au logiciel.

AGENDA

•    Mot d’introduction du formateur; 
•    Historique de la logique programmable;
•    Comparaisons d’un uC;
•    Aperçu de la structure d’un FPGA (à vol d’oiseau!);
•    Introduction au langage VHDL:
•    Qu’est-ce que le VHDL;
•    La structure du VHDL;
•    Les bases du VHDL pour écrire du code.
•    Le flow des outils;
•    À savoir au départ: librairies et leurs fonctions, mots clés;
•    La structure d’une description VHDL: entity, types de ports;
•    Architecture, data types, objets, opérateurs logiques et relationnels;
•    Les vecteurs, les groupes et chaînes de groupes, attributs;
•    Les process, états séquentiels;
•    Exemple avec quelques keywords de base permettant d’écrire du code: if, else, elsif, end if, when, case, with, select;
•    State machine: les types énumérés, méthodes d’encodage;
•    Une partie plus poussée sur le langage orientée vers l’écriture de programmes plus complexes avec exemples;

Tarif

• 1 personne même entreprise 525$ + taxes
• 2 personnes même entreprise 875$ + taxes
• 3 personnes même entreprise 1200$ + taxes

Carl Giroux,  directeur technique , DBLectro

.

En collaboration avec